Selvrekonfigurerende System-on-Chip
I motsetning til programvare-prosesser som svitsjes fortlpende i en prosessor, er vi vant med at maskinvare er ganske statisk. Rekonfigurerbar logikk tilbyr en slik svitsjing, men problemet har vrt at det tar lang tid laste ned en ny konfigurasjon. Vi har derimot gjennom vr forskning funnet fram til en metode der vi opererer p en virtuell FPGA inne i en ordinr FPGA. Ved lagre et antall konfigurasjoner i denne, muliggjr det skifte av konfigurasjon i lpet av en klokkeperiode. Les mer i følgende artikler: SSGRR02.pdf,EH03 og AHS06. En annen metode er benytte partiell rekonfigurasjon (noen FPGA-er har denne muligheten) som muliggjr at kun en del av kretsen blir omkonfigurert.
Vi ønsker i denne oppgaven underske aspekter rundt dynamisk utskifting av konfigurasjon mens et system er aktivt. Dette enten med hensyn p kt ytelse og/eller mer kompakt realisering. Dette vil vre i form av utvikle en nye plattform som muliggjr utprving av prinsipper rundt dynamisk rekonfigurering. Dette innebrer ogs ruting og kommunikasjon mellom forskjellige enheter i systemet. Lsningen skal basere seg p intern rekonfigurasjon av FPGA ved hjelp av partiell rekonfigurasjon hndtert av en intern prosessorkjerne. Denne oppgaven vil bygge videre p tidligere arbeid gjort ved gruppen. Det skal lages VHDL implementering p et av de Xilinx Virtex FPGA-kortene som vi har tilgjengelig. En introduksjon til rekonfigurering av aktiv FPGA finner du her.
Oppgaven går ut på:
- Sette seg inn i arbeid gjort innen dynamisk rekonfigurering av FPGA
- Utvikle en plattform for effektiv skifte av konfigurasjoner (trolig forhndsdefinerte)
- Gjre simuleringer/mlinger for dokumentere ytelsen p tilgjengelig kort (VHDL el.l.)
- Implementere den mest lovende lsningen i VHDL/FPGA og f resultater p effektivitet mm
- Skrive essay etter 3 mnd og til slutt en Master-rapport
Verktøy: Xilinx, C-kompilator
Anbefalt faglig bakgrunn: INF1400, INF 2270, INF3430/4430
| Type: | 60 ECTS |
| Tilknyttet forskningsgruppe(r): | ROBIN |