Post Layout Simulation
From Nanoelektronikk
[edit] Fremgangsmåte for STMs 90nm og 65nm Design kit
- Åpne utlegg av den aktuelle cellen (i denne veiledningen heter cellen inverter og den ligger i biblioteket alog)
- Velg Tools->Post-Layout Simulation->Textual Netlist Import
- Trykk Run
- I icfb-vinduet, sjekk at prosessen avslutter normalt uten feilmeldinger
- Utfør så prosedyren under
[edit] Post Layout Simulation (PLS) fix (for STM 90nm design kit v6.1 og STM 65nm design kit 4.2.1)
Kjør PLS som vanlig. Alt vil tilsynelatende gå greit. Prøver du derimot å åpne nettlisten for spectre, vil filen være tom. (I PLS-meyen: Outputs->Spectre Extracted Netlist). Gjør derfor følgende fra din Cadence-katalog for å generere denne nettlisten.
$ cp /hom/mes/src/cadence/lnxstm90nm_6.1/spice2spectre.csh .
MERK: Dette skriptet fungerer for både 65nm og 90nm.
$ spice2spectre.csh plsimulation/alog-inverter-schematic/alog-inverter-layout/phase1/pls1/extractRunDir/RCextract/inverter.spi alog/inverter/pls_spectre_rcmax_rcc/text.txt
[edit] Simulering på parasitter
- Åpne Library Manager
- Lag en ny skjematikk med navnet inverter_sim. Her henter du inn cellen du vil simulere på, altså symbolet av inverter. Legg på kilder/power som ved vanlige simuleringer
- Lag en ny celleview. Denne cellen skal være av type config, velg derfor Hierarchy-Editor fra menyen og trykk OK
- I vinduet som åpner seg , velg Use template
- Velg så spectre og trykk OK to ganger.
- I vinduet som dukker opp, høyreklikk på inverter, og velg PLS_RCMAX_RCc
- Lagre instillingene og lukk vinduet. Du er nå klar til å simulere. Dette gjøres ved å åpne config-view av inverter_sim. I vinduet som åpnes, velger du no/yes. Hvis det skal gjøres endringer på config-filen, velg yes/no
- Skjematikken av inverter_sim vil åpnes, og her er det bare å simulere som vanlig. For å dobbeltsjekke at config-filen er satt opp riktig, kan du trykke e og trykke på symbolet av inverter. Her vil du se at den underliggende cellen er PLS_RCMAX_RCc
- Ved feilmelding Netlist error: Import Netlist is disabled but required for ..., velg Tools->Import Netlist->Enable i Analog Environment





